新方法消除了氧化物半導體分層的不確定性

【資料圖】

3D集成電路是提高電子產品效率以滿足消費者大量需求的關鍵部分。它們在不斷發展，但將理論發現轉化為實際設備并不容易。現在，研究團隊的一項新設計可以將這些理論變為現實。

在最近為VLSI研討會2023發表的一項研究中，東京大學工業科學研究所的研究人員報告了納米片氧化物半導體的沉積工藝。由該工藝產生的氧化物半導體在晶體管中具有高載流子遷移率和可靠性。

3D集成電路由多層組成，每一層都在整體功能中發揮作用。氧化物半導體作為各種電路元件的材料受到廣泛關注，因為它們可以在低溫下加工，同時仍然具有高載流子遷移率和低電荷泄漏，并且能夠承受高電壓。

在電極可能在集成過程中暴露于氧氣并被氧化的過程中，使用氧化物而不是金屬也有優勢。

然而，開發在器件制造中可靠地沉積非常薄的氧化物半導體材料層所需的工藝具有挑戰性，并且迄今為止尚未完全確定。最近，研究人員報告了一種原子層沉積(ALD)技術，該技術可產生適合大規模集成的層。

“使用我們的工藝，我們對場效應晶體管(FET)進行了系統研究，以確定它們的局限性并優化它們的特性，”該研究的主要作者KaitoHikake解釋說。FET控制半導體中的電流。“我們調整了組件的比例并調整了制備條件，我們的發現促成了多柵極納米片FET的開發，以實現常關操作和高可靠性。”

研究結果表明，由ALD選擇的氧化物半導體制成的FET具有最佳性能。多柵極納米片FET被認為是第一個將高載流子遷移率和可靠性特性與常關操作相結合的產品。

“在電子等快速發展的領域，將概念驗證結果轉化為工業相關流程非常重要，”資深作者MasaharuKobayashi說。“我們相信，我們的研究提供了一種可靠的技術，可用于生產滿足市場對可制造的高性能3D集成電路的需求的設備。”

這項研究的發現可以為半導體電子設備制造中的一大障礙提供解決方案。希望這將為實際產品帶來更多具有高功能的電子設計。

關鍵詞：